[PATCH 2/9] drm/amd/display: convert dcn10 GPIO translation to lookup tables
Guilherme Ivo Bozi
guilherme.bozi em usp.br
Ter Maio 12 15:14:18 -03 2026
Replace dcn10 GPIO translation switch statements with the
generic table-based translation helpers.
This simplifies the GPIO mapping logic and reduces duplicated
translation code.
No functional changes intended.
Signed-off-by: Guilherme Ivo Bozi <guilherme.bozi em usp.br>
---
.../dc/gpio/dcn10/hw_translate_dcn10.c | 484 +++++++-----------
1 file changed, 173 insertions(+), 311 deletions(-)
diff --git a/drivers/gpu/drm/amd/display/dc/gpio/dcn10/hw_translate_dcn10.c b/drivers/gpu/drm/amd/display/dc/gpio/dcn10/hw_translate_dcn10.c
index fecc8688048d..000f603def58 100644
--- a/drivers/gpu/drm/amd/display/dc/gpio/dcn10/hw_translate_dcn10.c
+++ b/drivers/gpu/drm/amd/display/dc/gpio/dcn10/hw_translate_dcn10.c
@@ -58,146 +58,180 @@
/* macros to expend register list macro defined in HW object header file
* end *********************/
+static const struct gpio_id_offset_entry gpio_offsets[] = {
+ /* GENERIC */
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_A),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_B),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_C),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_D),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_E),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_F),
+ GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK,
+ GPIO_ID_GENERIC, GPIO_GENERIC_G),
+ /* HPD */
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_1),
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_2),
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_3),
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_4),
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_5),
+ GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
+ DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK,
+ GPIO_ID_HPD, GPIO_HPD_6),
+ /* SYNCA */
+ GPIO_MASK_ENTRY(DC_GPIO_SYNCA_A,
+ DC_GPIO_SYNCA_A__DC_GPIO_HSYNCA_A_MASK,
+ GPIO_ID_SYNC, GPIO_SYNC_HSYNC_A),
+ GPIO_MASK_ENTRY(DC_GPIO_SYNCA_A,
+ DC_GPIO_SYNCA_A__DC_GPIO_VSYNCA_A_MASK,
+ GPIO_ID_SYNC, GPIO_SYNC_VSYNC_A),
+ /* GSL */
+ GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
+ DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK,
+ GPIO_ID_GSL, GPIO_GSL_GENLOCK_CLOCK),
+ GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
+ DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK,
+ GPIO_ID_GSL, GPIO_GSL_GENLOCK_VSYNC),
+ GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
+ DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK,
+ GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_A),
+ GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
+ DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK,
+ GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_B),
+};
+
+/* DDC */
+static const struct gpio_ddc_offset_entry ddc_offset_map[] = {
+ { REG(DC_GPIO_DDC1_A), GPIO_DDC_LINE_DDC1 },
+ { REG(DC_GPIO_DDC2_A), GPIO_DDC_LINE_DDC2 },
+ { REG(DC_GPIO_DDC3_A), GPIO_DDC_LINE_DDC3 },
+ { REG(DC_GPIO_DDC4_A), GPIO_DDC_LINE_DDC4 },
+ { REG(DC_GPIO_DDC5_A), GPIO_DDC_LINE_DDC5 },
+ { REG(DC_GPIO_DDC6_A), GPIO_DDC_LINE_DDC6 },
+ { REG(DC_GPIO_DDCVGA_A), GPIO_DDC_LINE_DDC_VGA },
+ { REG(DC_GPIO_I2CPAD_A), GPIO_DDC_LINE_I2C_PAD },
+};
+
+static const struct gpio_pin_entry gpio_pins[] = {
+ /* DDC */
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC1,
+ DC_GPIO_DDC1_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC2,
+ DC_GPIO_DDC2_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC3,
+ DC_GPIO_DDC3_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC4,
+ DC_GPIO_DDC4_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC5,
+ DC_GPIO_DDC5_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC6,
+ DC_GPIO_DDC6_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC_VGA,
+ DC_GPIO_DDCVGA_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_I2C_PAD,
+ DC_GPIO_I2CPAD_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC1,
+ DC_GPIO_DDC1_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC2,
+ DC_GPIO_DDC2_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC3,
+ DC_GPIO_DDC3_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC4,
+ DC_GPIO_DDC4_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC5,
+ DC_GPIO_DDC5_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC6,
+ DC_GPIO_DDC6_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC_VGA,
+ DC_GPIO_DDCVGA_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_I2C_PAD,
+ DC_GPIO_I2CPAD_A, DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK),
+ /* GENERIC */
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_A,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_B,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_C,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_D,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_E,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_F,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_G,
+ DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK),
+ /* HPD */
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_1,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_2,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_3,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_4,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_5,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_6,
+ DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK),
+ /* SYNCA */
+ GPIO_PIN_ENTRY(GPIO_ID_SYNC, GPIO_SYNC_HSYNC_A,
+ DC_GPIO_SYNCA_A, DC_GPIO_SYNCA_A__DC_GPIO_HSYNCA_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_SYNC, GPIO_SYNC_VSYNC_A,
+ DC_GPIO_SYNCA_A, DC_GPIO_SYNCA_A__DC_GPIO_VSYNCA_A_MASK),
+ /* GSL */
+ GPIO_PIN_ENTRY(GPIO_ID_GSL, GPIO_GSL_GENLOCK_CLOCK,
+ DC_GPIO_GENLK_A, DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GSL, GPIO_GSL_GENLOCK_VSYNC,
+ DC_GPIO_GENLK_A, DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_A,
+ DC_GPIO_GENLK_A, DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK),
+ GPIO_PIN_ENTRY(GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_B,
+ DC_GPIO_GENLK_A, DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK),
+};
+
static bool offset_to_id(
uint32_t offset,
uint32_t mask,
enum gpio_id *id,
uint32_t *en)
{
- switch (offset) {
- /* GENERIC */
- case REG(DC_GPIO_GENERIC_A):
- *id = GPIO_ID_GENERIC;
- switch (mask) {
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK:
- *en = GPIO_GENERIC_A;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK:
- *en = GPIO_GENERIC_B;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK:
- *en = GPIO_GENERIC_C;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK:
- *en = GPIO_GENERIC_D;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK:
- *en = GPIO_GENERIC_E;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK:
- *en = GPIO_GENERIC_F;
- return true;
- case DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK:
- *en = GPIO_GENERIC_G;
- return true;
- default:
- ASSERT_CRITICAL(false);
- return false;
- }
- break;
- /* HPD */
- case REG(DC_GPIO_HPD_A):
- *id = GPIO_ID_HPD;
- switch (mask) {
- case DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK:
- *en = GPIO_HPD_1;
- return true;
- case DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK:
- *en = GPIO_HPD_2;
- return true;
- case DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK:
- *en = GPIO_HPD_3;
- return true;
- case DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK:
- *en = GPIO_HPD_4;
- return true;
- case DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK:
- *en = GPIO_HPD_5;
- return true;
- case DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK:
- *en = GPIO_HPD_6;
- return true;
- default:
- ASSERT_CRITICAL(false);
- return false;
- }
- break;
- /* SYNCA */
- case REG(DC_GPIO_SYNCA_A):
- *id = GPIO_ID_SYNC;
- switch (mask) {
- case DC_GPIO_SYNCA_A__DC_GPIO_HSYNCA_A_MASK:
- *en = GPIO_SYNC_HSYNC_A;
- return true;
- case DC_GPIO_SYNCA_A__DC_GPIO_VSYNCA_A_MASK:
- *en = GPIO_SYNC_VSYNC_A;
- return true;
- default:
- ASSERT_CRITICAL(false);
- return false;
- }
- break;
- /* REG(DC_GPIO_GENLK_MASK */
- case REG(DC_GPIO_GENLK_A):
- *id = GPIO_ID_GSL;
- switch (mask) {
- case DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK:
- *en = GPIO_GSL_GENLOCK_CLOCK;
- return true;
- case DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK:
- *en = GPIO_GSL_GENLOCK_VSYNC;
- return true;
- case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK:
- *en = GPIO_GSL_SWAPLOCK_A;
- return true;
- case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK:
- *en = GPIO_GSL_SWAPLOCK_B;
- return true;
- default:
- ASSERT_CRITICAL(false);
- return false;
- }
- break;
- /* DDC */
- /* we don't care about the GPIO_ID for DDC
- * in DdcHandle it will use GPIO_ID_DDC_DATA/GPIO_ID_DDC_CLOCK
- * directly in the create method */
- case REG(DC_GPIO_DDC1_A):
- *en = GPIO_DDC_LINE_DDC1;
- return true;
- case REG(DC_GPIO_DDC2_A):
- *en = GPIO_DDC_LINE_DDC2;
- return true;
- case REG(DC_GPIO_DDC3_A):
- *en = GPIO_DDC_LINE_DDC3;
- return true;
- case REG(DC_GPIO_DDC4_A):
- *en = GPIO_DDC_LINE_DDC4;
- return true;
- case REG(DC_GPIO_DDC5_A):
- *en = GPIO_DDC_LINE_DDC5;
- return true;
- case REG(DC_GPIO_DDC6_A):
- *en = GPIO_DDC_LINE_DDC6;
+ if (dal_hw_translate_gpio_ddc_offset_to_id(
+ ddc_offset_map,
+ ARRAY_SIZE(ddc_offset_map),
+ offset, en))
return true;
- case REG(DC_GPIO_DDCVGA_A):
- *en = GPIO_DDC_LINE_DDC_VGA;
- return true;
- /* GPIO_I2CPAD */
- case REG(DC_GPIO_I2CPAD_A):
- *en = GPIO_DDC_LINE_I2C_PAD;
+
+ if (dal_hw_translate_gpio_offset_to_id(
+ gpio_offsets,
+ ARRAY_SIZE(gpio_offsets),
+ offset, mask, id, en))
return true;
- /* Not implemented */
- case REG(DC_GPIO_PWRSEQ_A):
- case REG(DC_GPIO_PAD_STRENGTH_1):
- case REG(DC_GPIO_PAD_STRENGTH_2):
- case REG(DC_GPIO_DEBUG):
- return false;
- /* UNEXPECTED */
- default:
- ASSERT_CRITICAL(false);
- return false;
- }
+
+ ASSERT_CRITICAL(false);
+ return false;
}
static bool id_to_offset(
@@ -205,186 +239,14 @@ static bool id_to_offset(
uint32_t en,
struct gpio_pin_info *info)
{
- bool result = true;
-
- switch (id) {
- case GPIO_ID_DDC_DATA:
- info->mask = DC_GPIO_DDC6_A__DC_GPIO_DDC6DATA_A_MASK;
- switch (en) {
- case GPIO_DDC_LINE_DDC1:
- info->offset = REG(DC_GPIO_DDC1_A);
- break;
- case GPIO_DDC_LINE_DDC2:
- info->offset = REG(DC_GPIO_DDC2_A);
- break;
- case GPIO_DDC_LINE_DDC3:
- info->offset = REG(DC_GPIO_DDC3_A);
- break;
- case GPIO_DDC_LINE_DDC4:
- info->offset = REG(DC_GPIO_DDC4_A);
- break;
- case GPIO_DDC_LINE_DDC5:
- info->offset = REG(DC_GPIO_DDC5_A);
- break;
- case GPIO_DDC_LINE_DDC6:
- info->offset = REG(DC_GPIO_DDC6_A);
- break;
- case GPIO_DDC_LINE_DDC_VGA:
- info->offset = REG(DC_GPIO_DDCVGA_A);
- break;
- case GPIO_DDC_LINE_I2C_PAD:
- info->offset = REG(DC_GPIO_I2CPAD_A);
- break;
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_DDC_CLOCK:
- info->mask = DC_GPIO_DDC6_A__DC_GPIO_DDC6CLK_A_MASK;
- switch (en) {
- case GPIO_DDC_LINE_DDC1:
- info->offset = REG(DC_GPIO_DDC1_A);
- break;
- case GPIO_DDC_LINE_DDC2:
- info->offset = REG(DC_GPIO_DDC2_A);
- break;
- case GPIO_DDC_LINE_DDC3:
- info->offset = REG(DC_GPIO_DDC3_A);
- break;
- case GPIO_DDC_LINE_DDC4:
- info->offset = REG(DC_GPIO_DDC4_A);
- break;
- case GPIO_DDC_LINE_DDC5:
- info->offset = REG(DC_GPIO_DDC5_A);
- break;
- case GPIO_DDC_LINE_DDC6:
- info->offset = REG(DC_GPIO_DDC6_A);
- break;
- case GPIO_DDC_LINE_DDC_VGA:
- info->offset = REG(DC_GPIO_DDCVGA_A);
- break;
- case GPIO_DDC_LINE_I2C_PAD:
- info->offset = REG(DC_GPIO_I2CPAD_A);
- break;
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_GENERIC:
- info->offset = REG(DC_GPIO_GENERIC_A);
- switch (en) {
- case GPIO_GENERIC_A:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK;
- break;
- case GPIO_GENERIC_B:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK;
- break;
- case GPIO_GENERIC_C:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK;
- break;
- case GPIO_GENERIC_D:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK;
- break;
- case GPIO_GENERIC_E:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK;
- break;
- case GPIO_GENERIC_F:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK;
- break;
- case GPIO_GENERIC_G:
- info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK;
- break;
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_HPD:
- info->offset = REG(DC_GPIO_HPD_A);
- switch (en) {
- case GPIO_HPD_1:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK;
- break;
- case GPIO_HPD_2:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK;
- break;
- case GPIO_HPD_3:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK;
- break;
- case GPIO_HPD_4:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK;
- break;
- case GPIO_HPD_5:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK;
- break;
- case GPIO_HPD_6:
- info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK;
- break;
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_SYNC:
- switch (en) {
- case GPIO_SYNC_HSYNC_A:
- info->offset = REG(DC_GPIO_SYNCA_A);
- info->mask = DC_GPIO_SYNCA_A__DC_GPIO_HSYNCA_A_MASK;
- break;
- case GPIO_SYNC_VSYNC_A:
- info->offset = REG(DC_GPIO_SYNCA_A);
- info->mask = DC_GPIO_SYNCA_A__DC_GPIO_VSYNCA_A_MASK;
- break;
- case GPIO_SYNC_HSYNC_B:
- case GPIO_SYNC_VSYNC_B:
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_GSL:
- switch (en) {
- case GPIO_GSL_GENLOCK_CLOCK:
- info->offset = REG(DC_GPIO_GENLK_A);
- info->mask = DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK;
- break;
- case GPIO_GSL_GENLOCK_VSYNC:
- info->offset = REG(DC_GPIO_GENLK_A);
- info->mask =
- DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK;
- break;
- case GPIO_GSL_SWAPLOCK_A:
- info->offset = REG(DC_GPIO_GENLK_A);
- info->mask = DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK;
- break;
- case GPIO_GSL_SWAPLOCK_B:
- info->offset = REG(DC_GPIO_GENLK_A);
- info->mask = DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK;
- break;
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
- break;
- case GPIO_ID_VIP_PAD:
- default:
- ASSERT_CRITICAL(false);
- result = false;
- }
-
- if (result) {
- info->offset_y = info->offset + 2;
- info->offset_en = info->offset + 1;
- info->offset_mask = info->offset - 1;
-
- info->mask_y = info->mask;
- info->mask_en = info->mask;
- info->mask_mask = info->mask;
- }
+ if (dal_hw_translate_id_to_offset(
+ gpio_pins,
+ ARRAY_SIZE(gpio_pins),
+ id, en, info))
+ return true;
- return result;
+ ASSERT_CRITICAL(false);
+ return false;
}
/* function table */
--
2.47.3
Mais detalhes sobre a lista de discussão kernel